PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-275527

(43) Date of publication of application: 22.10.1993

(51)Int.CI.

H01L 21/76 H01L 21/304

(21)Application number: 04-285052

(71)Applicant: SONY CORP

(22)Date of filing:

30.09.1992

(72)Inventor: GOCHO TETSUO

HAYAKAWA HIDEAKI

(30)Priority

Priority number: 03340260

Priority date: 29.11.1991

Priority country: JP

03340269

29.11.1991

JP

03360530 04 35676

30.12.1991 27.01.1992

JP


JP


(54) METHOD OF FORMING TRENCH ISOLATION BY POLISHING STEP AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE


(57)Abstract:

PURPOSE: To flatten a burned-in material without being left on a wide projection region for forming the trench isolation in excellent flatness by isotropically etching away the buried-in material before starting polishing step.

CONSTITUTION: Trenches 41-43 are formed by depositing means simultaneously advancing etching step and depositing step so as to form a buried-in material layer 5. Next, after patterning a resist 3 to be left on the parts excluding a wide projection region (1), the buriedin material 5 is isotropically etched away. At this time, an upper layer 23 is not to be completely removed but to be etched away until it attains the same film thickness as that of SiO2 5A on the projections in narrow width. Next, the protrusions 5A, 5B only formed by the isotropical etching step are polished. Next, the buried-in material 5 is etched away until the poly-Si surface on the upper layer 23 is exposed so as to remove the T-SiO2 of the lower layer 21. Through these







procedures, the buried-in material 5 can be flattened without being left on the wide projection region.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-275527

(43)公開日 平成5年(1993)10月22日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

H01L 21/76 21/304

L 9169-4M 3 2 1 M 8728-4M

審査請求 未請求 請求項の数26(全 24 頁)

(21)出願番号 特廢平4-285052 (22)出願日 平成4年(1992)9月30日 (31)優先権主張番号 特願平3-340260 (32)優先日 平3 (1991)11月29日 (33)優先権主張国 日本 (JP) (31)優先権主張番号 特願平3-340269 (32)優先日

平3 (1991)11月29日

(33)優先権主張国 日本 (JP) (31)優先権主張番号 特願平3-360530 (32)優先日

平3 (1991)12月30日 (33)優先権主張国 日本 (JP)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 牛膓 哲雄

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 早川 秀明

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 弁理士 髙月 亨


最終頁に続く

(54) 【発明の名称】 ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法

(57)【要約】

【目的】 広い(長い)凸部領域上に埋め込み材料が残 ることなく平坦化を達成でき、よって平坦性の良好なト レンチアイソレーションを形成できる手段、被ポリッシ ュ部上にポリッシュストッパの作用を示す部分の分布に 疎密がある場合にあっても、良好な平坦化形状を形成す ることができる手段の提供。

【構成】 等方エッチング工程、多層エッチングストッ パ構造、凸部均一化構造を設けることにより、均一な、 あるいはポリッシュ残りのないポリッシュを達成して、 半導体装置を得る。



(2)

特開平5-275527

【特許請求の範囲】

【請求項1】エッチングと堆積とを同時進行的に行う堆 積手段によりトレンチを埋め込む埋め込み工程と、ポリ ッシュにより埋め込み材料を平坦化するポリッシュ工程 とを含むトレンチアイソレーションの形成方法におい

1

ポリッシュ工程前に、埋め込み材料を等方的にエッチン グする等方エッチング工程を少なくとも含むことを特徴 とするトレンチアイソレーションの形成方法。

有し、

そのエッチングストッパ層の上層が埋め込み材料のポリ ッシュレートより小さいレートを有しかつエッチングレ ートも埋め込み材料より小さいレートである膜で形成さ れ、

中間層が上層のエッチレートより小さいエッチレートを 有する膜で形成され、

下層が中間層より小さいエッチレートでなおかつ基板よ りエッチレートの大きい膜で形成された構造においてト レンチを形成することを特徴とする請求項1に記載のト レンチアイソレーションの形成方法。

【請求項3】請求項1に記載のトレンチアイソレーショ ンの形成方法を用いることによってトレンチアイソレー ションを形成する半導体装置の製造方法。

【請求項4】請求項2に記載のトレンチアイソレーショ ンの形成方法を用いることによってトレンチアイソレー ションを形成する半導体装置の製造方法。

【請求項5】パイアスECR-CVD法によりトレンチ を埋め込む埋め込み工程と、

埋め込み材料を等方的にエッチングすることにより広い 30 凸部領域上の埋め込み材料をエッチングする等方エッチ ング工程と、

ポリッシュにより埋め込み材料を平坦化するポリッシュ 工程とを含む工程によりトレンチアイソレーションを形 成する半導体装置の製造方法。

【請求項6】トレンチアイソレーションを形成する基板 が3層構造から成るエッチングストッパ層を有し、

該エッチングストッパ層の上層がシリコンナイトライド から成り、中間層がポリシリコンから成り、下層が二酸 化シリコン膜から成る構造においてトレンチを形成する ことによって、トレンチアイソレーションを形成する半 導体装置の製造方法。

【請求項7】複数の凸部パターンにより形成された凹部 を埋め込み材料により埋め込む工程と、凸部パターン上 に形成された埋め込み材料をポリッシュにより平坦化す る工程を含むポリッシュ工程を備えた半導体装置の製造 方法において、

ポリッシュのストッパ層の密度が疎である部分に、あら かじめポリッシュのストッパ層となるパターンを形成 し、該パターンは最終的には除去することを特徴とする 50

ポリッシュ工程を備えた半導体装置の製造方法。

【請求項8】広い凸部領域と狭い凸部狭域とを有する複 数の凸部パターンを有する半導体基板上において、該複 数の凸部パターンにより形成された凹部を埋め込み材料 により埋め込む工程と、凸部パターン上に形成された埋 め込み材料をポリッシュにより平坦化する工程を含むポ リッシュ工程を備えた半導体装置の製造方法において、 ポリッシュのストッパ層の密度が疎である部分に、あら かじめポリッシュのストッパ層となるパターンでかつ最 【請求項2】3層構造からなるエッチングストッパ層を 10 終的には除去するものであるパターンを形成する工程 ٤.

2

ポリッシュによる平坦化工程に先立って広い凸部領域上 の埋め込み材料を少なくとも部分的にエッチングするエ 程とを備えることを特徴とするポリッシュ工程を備えた 半導体装置の製造方法。

【請求項9】基板上に複数の凸部パターンが形成され、 これらの間の凹部により構成される溝に埋め込みを行う 場合、ポリッシュのストッパ層が形成されている凸部バ ターンの密度が疎である部分については、あらかじめポ リッシュのストッパ層となるパターンを形成して凸部が 20 均一に分布する構造としてストッパ層の面積の占める率 が均等になるようにし、その後埋め込み材料を堆積し、 次いで凸部パターン及び前記あらかじめ形成したパター ン上の埋め込み材料をポリッシュで除去して平坦化構造 を得る工程を備えた半導体装置の製造方法。

【請求項10】埋め込み材料が二酸化シリコンであり、ポ リッシュのストッパとなる層がシリコンナイトライドか ら成る請求項7ないし9のいずれかに記載の半導体装置 の製造方法。

【請求項11】 埋め込み材料が二酸化シリコンであり、埋 め込み材料の形成にパイアスECR-СVD法を用いる 請求項7ないし10のいずれかに記載の半導体装置の製造 方法。

【請求項12】埋め込み材料が二酸化シリコンであり、埋 め込み材料の形成に常圧CVD法を用いる請求項7ない し10のいずれかに記載の半導体装置の製造方法。

【請求項13】有機シリコン系ガスを用いてCVD二酸化 シリコンを形成する請求項12に記載の半導体装置の製造 方法。

【請求項14】ポリッシュのストッパとなる層がシリコン ナイトライドから成り、ポリッシュによる平坦化工程に 先立って広い凸部領域上の埋め込み材料を少なくとも部 分的に除去する工程が、被エッチング部以外をレジスト でマスクして等方エッチングする手段によることを特徴 とする請求項8に記載の半導体装置の製造方法。

【請求項15】複数の凹部が形成された基板上に堆積手段 により凹部埋め込み材料を形成する埋め込み工程と、ポ リッシュにより埋め込み材料を平坦化するポリッシュエ 程とを含む半導体装置の製造方法において、

ポリッシュ工程の後に基板上にレジストを形成するレジ

(3)

特開平5-275527

スト形成工程と、

被埋め込み凹部以外の部分に残存する埋め込み材料を露出させてレジストパターンを形成するレジストパターン 形成工程と、

3

レジストパターンをマスクとして、被埋め込み凹部以外 の部分に残存する埋め込み材料を除去する除去工程を備 えることを特徴とする半導体装置の製造方法。

【請求項16】複数の凹部が形成された基板上に堆積手段により凹部埋め込み材料を形成する埋め込み工程と、ポリッシュにより埋め込み材料を平坦化するポリッシュエ 10程とを含む半導体装置の製造方法において、

基板上に平坦化層を形成する平坦化層形成工程と、

平坦化層と埋め込み材料とのエッチング速度が等しい条件でエッチバックするエッチバック工程を備えることを 特徴とする半導体装置の製造方法。

【請求項17】パイアスECR-CVD法により、ボリッシュのストッパとなる層としてのシリコンナイトライド膜を有する基板上の複数の凹部を二酸化シリコンを埋め込み材料として埋め込み、次にボリッシュにより埋め込み材料を平坦化するポリッシュ工程を行い、このポリッ 20シュ工程の後の基板上にレジストを形成するレジスト形成工程と、被埋め込み凹部以外の部分に残存する埋め込み材料である除去しきれない埋め込み材料を露出させてレジストパターンを形成するレジストパターン形成工程とを行い、次いで該レジストパターンをマスクとして、被埋め込み凹部以外の部分に残存する埋め込み材料を除去する除去工程を行うことにより、除去しきれない埋め込み材料の残存なく埋め込み平坦化を行うことを特徴とする半導体装置の製造方法。

【請求項18】複数の凹部が形成され、ポリッシュのスト 30 ッパとなる層としてシリコンナイトライド膜が形成された基板上に、パイアスECR-CVD法により二酸化シリコンを堆積して凹部埋め込み材料を形成する埋め込み工程と、

ポリッシュにより埋め込み材料を平坦化するポリッシュ 工程と、

基板上にレジストまたはSOGにより平坦化層を形成する平坦化層形成工程と、

平坦化層と埋め込み材料とのエッチング速度が等しい条件でエッチバックするエッチバック工程を備えることを 40 特徴とする半導体装置の製造方法。

【請求項19】上部にポリッシュのストッパ層を備えた複数の凸部パターンを形成する工程と、該複数の凸部パターンにより形成された凹部を埋め込み材料により埋め込む工程と、凸部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を含むポリッシュ工程を備えた半導体装置の製造方法において、

凹部埋め込み後、少なくとも、前記凹部の埋め込み材料 ンを有する各種半導体装置の製造方法、その他凹部埋め 上に、第2のポリッシュストッパ層を形成することを特 込み工程とその後の平坦化ポリッシュ工程とを有する名 徴とするポリッシュ工程を備えた半導体装置の製造方 50 種半導体装置の製造方法として利用することができる。

法.

【請求項20】上部にポリッシュのストッパ層を備えた複数の凸部パターンを形成する工程と、該複数の凸部パターンにより形成された広い凹部と狭い凹部とを含む複数の凹部を埋め込み材料により埋め込む工程と、凸部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を含むポリッシュ工程を備えた半導体装置の製造方法において、

凹部埋め込み後、少なくとも、前記凹部の埋め込み材料 上全面に、第2のポリッシュストッパ層を形成すること を特徴とするポリッシュ工程を備えた半導体装置の製造 方法

【請求項21】上部にポリッシュのストッパ層であるシリコンナイトライド層とこのシリコンナイトライド層のエッチングストッパ層であるポリSi層とを備えた基板上に複数の凸部パターンを形成し、該複数の凸部パターンにより形成された凹部を二酸化シリコンを埋め込み材料としてCVD法により形成し、その凹部埋め込み後、全面に第2のポリッシュストッパ層を形成し、レジストを用いたエッチング工程によって、前記ポリッシュのストッパ層の密度が疎である部分の広い凹部の埋め込み材料上にのみ第2のポリッシュストッパ層を残し、その後、凹部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を行う半導体装置の製造方法。

【請求項22】二酸化シリコンである埋め込み材料の形成は、O3 -TEOS-CVD法によることを特徴とする請求項21に記載の半導体装置の製造方法。

【請求項23】埋め込み材料の形成及びポリッシュのストッパ層をCVD法により形成する請求項19ないし22のいずれかに記載の半導体装置の製造方法。

【請求項24】埋め込み材料の形成及びポリッシュのストッパ層を、エッチングと堆積とを同時進行的に行う堆積手段によって形成する請求項19ないし22のいずれかに記載の半導体装置の製造方法。

【請求項25】エッチングと堆積とを同時進行的に行う堆積手段が、バイアスECR-CVD法である請求項24に記載の半導体装置の製造方法。

【請求項26】トレンチをなす凹部の全面に第2のポリッシュストッパ層を形成する請求項24または25に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ポリッシュ工程を備えたトレンチアイソレーションの形成方法、及びポリッシュ工程を備えた半導体装置の製造方法に関する。本発明は、各種電子材料等におけるトレンチアイソレーション(滯型素子間分離)の形成や、トレンチアイソレーションを有する各種半導体装置の製造方法、その他凹部埋め込み工程とその後の平坦化ポリッシュ工程とを有する各種半導体装置の製造方法として利用することができる

(4)

特開平5-275527

また、複数の凸部パターンにより形成された(即ち凸部パターンと凸部パターンとの間に画成された)凹部を埋め込み材料により埋め込み工程と、凸部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を含むポリッシュ工程を備えた半導体装置の製造方法として利用することができる。

[0002]

【従来の技術】ポリッシュ技術の適用分野は広く、例えば半導体装置の製造の際に、半導体基板などの基体上に生じた凹凸を平坦化するのに利用することが可能である 10 (例えば、特開昭60-39835号参照)。

【0003】一方半導体装置の分野では、デバイスの大容量化が進んでおり、チップ面積をできる限り小さくして大容量化を図るための各種技術が開発されており、例えばそのために、多層配線技術が必須のものとなっている。この多層配線技術においては、多層配線の断切れを防止するために、下地の平坦化が非常に重要となる。なぜならば、下地に凹凸があると、これによって生じる段差上で断線(いわゆる断切れ)が発生するからである。下地の平坦化を良好に行うためには、初期工程からの平 20 坦化が重要となる。

【0004】このため例えば、平坦なトレンチアイソレーション等が考えられている。トレンチアイソレーションとは、半導体基板に形成した溝(トレンチ)に絶縁材を埋め込んで素子間分離を行うための技術であり、溝(トレンチ)を微細に形成できるので高集積化にとって有利である。しかし、溝(トレンチ)の埋め込み後は、溝以外に堆積した埋め込み材料からなる凸状部を除去して平坦化する必要がある。溝は、2つの凸部パターンの間の凹部として形成できるが、この凹部(溝)に埋め込み材料を埋め込むと、それ以外の凸部パターン上にも埋め込み材料が堆積して凸状部を形成するので、これを平坦化しなければならないからである。この平坦なトレンチアイソレーションを形成する方法として、図22に示す方法がある。

【0005】この手法においては、まず図22(A)に示したように、シリコンなどからなる半導体基板1上に薄いシリコン酸化膜2及び薄いシリコンナイトライド膜3を形成した後、フォトリソグラフィー工程を用いてエッチングにより溝41、42、43を形成し、更に酸化により酸 40 化シリコン層2である内壁酸化膜を形成した半導体基板を用意する。

【0006】次に、図22(B)に示すように溝41~43に、CVD等の堆積手法により埋め込み材料5を堆積させ、図示の構造とする。このとき溝42~43以外の部分にも埋め込み材料5が厚く堆積してしまい、凸状部51が生じる。

【0007】よって、図22(C)に示すように、この凸 状部51をポリッシュにより除去して、平坦化する。この ときのポリッシュのストッパ層としては、埋め込み材料 50

5がシリコン酸化物であれば、例えばこれよりポリッシュ速度の遅いシリコンナイトライド膜3を用いればよい。

6

【0008】このような手法については、トレンチアイソレーションプロセスの他にも、溝の埋め込みを伴うトレンチキャパシタの形成、トレンチコンタクト(トレンチブラグ)の形成、プランケットW-CVD法による層形成等の平坦な層間絶縁膜形成プロセスにも応用されている。

[0009]

【発明が解決しようとする課題】ところがこの技術の問題点は、図23(A)に示すように広い凹部領域①と狭い凸部領域②とが形成されている場合、トレンチ41~43の埋め込み後、ダイレクトにポリッシュを行うと、図23(B)のように、広い凸部領域①上の埋め込み材料5について、その中央部に、除去しきれない埋め込み材料52(SiO2等)が残ってしまい、次工程において例えばホットリン酸によりストッパ層2である例えばSi3N4等を除去する際、埋め込み材料52であるSiO2等が浮いてしまい、パーティクルの発生を招く結果となる。

【0010】この問題を解決するための対策法として、例えばIBMでは、1989年のIEDMに次のような技術を発表している(IEDM89, PP61-64)。即ち図24(a)に示されるプロックレジスト31を埋め込み材料5であるCVD-SiO2の凹部に形成し、その上にレジストコーティング膜3を形成し、次にエッチバックを行う。これにより図24(b)の構造を得る。そしてポリッシュにより平坦化を行って、図24(c)の平坦化構造とする。ところがこの方法では、図25(d)に示すようにブロックレジストのパターニングがずれて符号31′に示すような凹部から外れたレジストが形成されると、レジストコーティング膜3′を形成しても十分な平坦性が得られず、図25(e)に示すように埋め込み材料5が平坦にならず、結果としてポリッシュによる平坦化も難しくなる。

【0011】また、次のような問題もある。即ち、ポリッシュによる平坦化技術は、ポリッシュ(研磨)の度合いが下地パターンに依存して、不均一になることがあるという問題を有する。図26を用いてこの問題点を説明する。

【0012】図26において、複数の凸部パターン61~64 の各間の凹部として、溝41~43が構成されている。このこれらの凸部パターン61~64は、ポリッシュの際のストッパとして機能する。図26に示すように、凸部パターン61が存在する図示Aの部分は、凸部パターン61の密度が小さい。凸部パターン62~64が存在する図示Bの部分は、単位面積中に凸部パターンの存在する率(凸部パターンの面積が占める割合)が大きく、凸部パターンの密度は大である。図示例は、凸部パターン61~64上にポリッシュストッパ層3であるシリコンナイトライド等が形

成されているので、図示Aの部分は単位面積中にストッ パ層3の占める面積が小さく、よってその密度は小とな り、一方、図示Bの部分は単位面積中にストッパ層3の 占める面積が大きいため、ポリッシュストッパ層3の密 度は大となる。このようにポリッシュストッパ層3 (こ こでは凸部パターン61~64に伴って存在する)の占める 率に疎密があると、ポリッシュが不均一になる傾向が大 きい。

【0013】例えば、周辺回路において、そこに存在す るポリッシュストッパ層として機能する凸部パターンの 10 単位面積当たりの面積比が低い場合(例えば、図26中の 領域Aのような場合)には、該凸部パターン (ストッパ 層) にポリッシュ時の研磨圧力が集中するためポリッシ ュレートが速くなり、凸部パターン (ストッパ層) の選 択比だけでは不十分となり、図26(b)に示すように孤 立するパターン61が削られてしまい、ストッパ層として の所定の効果を有さなくなる。この結果、図26(b)の ように領域Aは凹んだ形になって、均一で良好な平坦化 は達成できない。

【0014】従って、このようにポリッシュストッパ層 20 の分布に疎密がある場合(例えば上記のように凸部パタ ーンに疎密があって、これに伴ってポリッシュストッパ 層の占める率に疎密ができる場合)についても、その面 積比の低い部分、即ちポリッシュストッパの役割を果た す部分が疎である回路パターン部分においても、良好な ポリッシュ平坦化が達成できる技術が所望されている。

[0015]

【発明の目的】本発明は、上述した従来の問題点を解決 して、広い(長い)凸部領域上に埋め込み材料が残るこ となく平坦化を達成でき、よって平坦性の良好なトレン 30 チアイソレーションを形成できる手段、及びこのような トレンチアイソレーションを形成した半導体装置の製造 手段を提供することが目的である。

【0016】また本発明は、埋め込み後平坦化を行うポ リッシュ工程を備えた半導体装置の製造方法において、 被ポリッシュ部上にポリッシュストッパの作用を示す部 分の分布に疎密がある場合にあっても、単位面積当たり の該ストッパ層の面積比が低い部分でも良好な平坦化形 状を形成することができる半導体装置の製造方法を提供 することを目的とする。

[0017]

【問題を解決するための手段】本出願の請求項1の発明 は、エッチングと堆積とを同時進行的に行う堆積手段に よりトレンチを埋め込む埋め込み工程と、ポリッシュに より埋め込み材料を平坦化するポリッシュ工程とを含む トレンチアイソレーションの形成方法において、ポリッ シュ工程前に、埋め込み材料を等方的にエッチングする 等方エッチング工程を少なくとも含むことを特徴とする トレンチアイソレーションの形成方法であり、これによ って上述した目的を違成するものである。

【0018】本出願の請求項2の発明は、3層構造から なるエッチングストッパ層を有し、そのエッチングスト ッパ層の上層が埋め込み材料のポリッシュレートより小 さいレートを有しかつエッチングレートも埋め込み材料 より小さいレートである膜で形成され、中間層が上層の エッチレートより小さいエッチレートを有する膜で形成 され、下層が中間層より小さいエッチレートでなおかつ 基板よりエッチレートの大きい膜で形成された構造にお いてトレンチを形成することを特徴とする請求項1に記 載のトレンチアイソレーションの形成方法であり、これ によって上述した目的を達成するものである。

8

【0019】本出願の請求項3の発明は、請求項1に記 載のトレンチアイソレーションの形成方法を用いること によってトレンチアイソレーションを形成する半導体装 置の製造方法であり、これによって上述した目的を達成 するものである。

【0020】本出願の請求項4の発明は、請求項2に記 載のトレンチアイソレーションの形成方法を用いること によってトレンチアイソレーションを形成する半導体装 置の製造方法であり、これによって上述した目的を達成 するものである。

【0021】本出願の請求項5の発明は、バイアスEC R-CVD法によりトレンチを埋め込む埋め込み工程 と、埋め込み材料を等方的にエッチングすることにより 広い凸部領域上の埋め込み材料をエッチングする等方工 ッチング工程と、ポリッシュにより埋め込み材料を平坦 化するポリッシュ工程とを含む工程によりトレンチアイ ソレーションを形成する半導体装置の製造方法であり、 これによって上述した目的を達成するものである。

【0022】本出願の請求項6記載の発明は、トレンチ アイソレーションを形成する基板が3層構造から成るエ ッチングストッパ層を有し、該エッチングストッパ層の 上層がシリコンナイトライドから成り、中間層がポリシ リコンから成り、下層が二酸化シリコン膜から成る構造 においてトレンチを形成することによって、トレンチア イソレーションを形成する半導体装置の製造方法であ り、これによって上述した目的を達成するものである。

【0023】本出願の請求項7の発明は、複数の凸部パ ターンにより形成された凹部を埋め込み材料により埋め 40 込む工程と、凸部パターン上に形成された埋め込み材料 をポリッシュにより平坦化する工程を含むポリッシュエ 程を備えた半導体装置の製造方法において、ポリッシュ のストッパ層の密度が疎である部分に、あらかじめポリ ッシュのストッパ層となるパターンを形成し、該パター ンは最終的には除去することを特徴とするポリッシュエ 程を備えた半導体装置の製造方法であり、これによって 上述した目的を達成するものである。

【0024】本出願の請求項8の発明は、広い凸部領域 と狭い凸部狭域とを有する複数の凸部パターンを有する 50 半導体基板上において、該複数の凸部パターンにより形 9

成された凹部を埋め込み材料により埋め込む工程と、凸部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を含むポリッシュ工程を備えた半導体装置の製造方法において、ポリッシュのストッパ層の密度が疎である部分に、あらかじめポリッシュのストッパ層となるパターンでかつ最終的には除去するものであるパターンを形成する工程と、ポリッシュによる平坦化工程に先立って広い凸部領域上の埋め込み材料を少なくとも部分的にエッチングする工程とを備えることを特徴とするポリッシュ工程を備えた半導体装置の製造方法で10あり、これによって上述した目的を達成するものである。

【0025】本出願の請求項9の発明は、基板上に複数の凸部パターンが形成され、これらの間の凹部により構成される溝に埋め込みを行う場合、ポリッシュのストッパ層が形成されている凸部パターンの密度が疎である部分については、あらかじめポリッシュのストッパ層となるパターンを形成して凸部が均一に分布する構造としてストッパ層の面積の占める率が均等になるようにし、その後埋め込み材料を堆積し、次いで凸部パターン及び前記あらかじめ形成したパターン上の埋め込み材料をポリッシュで除去して平坦化構造を得る工程を備えた半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0026】本出願の請求項10の発明は、埋め込み材料が二酸化シリコンであり、ポリッシュのストッパとなる層がシリコンナイトライドから成る請求項7ないし9のいずれかに記載の半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0027】本出願の請求項11の発明は、埋め込み材料 30 が二酸化シリコンであり、埋め込み材料の形成にパイアスECR-CVD法を用いる請求項7ないし10のいずれかに記載の半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0028】本出願の請求項12の発明は、埋め込み材料が二酸化シリコンであり、埋め込み材料の形成に常圧CVD法を用いる請求項7ないし10のいずれかに記載の半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0029】本出願の請求項13の発明は、有機シリコン 40 系ガスを用いてCVD二酸化シリコンを形成する請求項12に記載の半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0030】本出願の請求項14の発明は、ポリッシュのストッパとなる層がシリコンナイトライドから成り、ポリッシュによる平坦化工程に先立って広い凸部領域上の埋め込み材料を少なくとも部分的に除去する工程が、被エッチング部以外をレジストでマスクして等方エッチングする手段によることを特徴とする請求項8に記載の半導体装置の製造方法であり、これによって上述した目的50

を達成するものである。

【0031】本出願の請求項15の発明は、複数の凹部が形成された基板上に堆積手段により凹部埋め込み材料を形成する埋め込み工程と、ポリッシュにより埋め込み材料を平坦化するポリッシュ工程とを含む半導体装置の製造方法において、ポリッシュ工程の後に基板上にレジストを形成するレジスト形成工程と、被埋め込み凹部以外の部分に残存する埋め込み材料を露出させてレジストパターンを形成するレジストパターン形成工程と、レジストパターンをマスクとして、被埋め込み凹部以外の部分に残存する埋め込み材料を除去する除去工程を備えることを特徴とする半導体装置の製造方法であり、これによって上述した目的を達成するものである。

10

【0032】本出願の請求項16の発明は、複数の凹部が 形成された基板上に堆積手段により凹部埋め込み材料を 形成する埋め込み工程と、ポリッシュにより埋め込み材料を平坦化するポリッシュ工程とを含む半導体装置の製造方法において、基板上に平坦化層を形成する平坦化層 形成工程と、平坦化層と埋め込み材料とのエッチング速度が等しい条件でエッチバックするエッチバック工程を 備えることを特徴とする半導体装置の製造方法であり、 これによって上述した目的を達成するものである。

【0033】本出願の請求項17の発明は、バイアスEC R-CVD法により、ポリッシュのストッパとなる層と してのシリコンナイトライド膜を有する基板上の複数の 凹部を二酸化シリコンを埋め込み材料として埋め込み、 次にポリッシュにより埋め込み材料を平坦化するポリッ シュ工程を行い、このポリッシュ工程の後の基板上にレ ジストを形成するレジスト形成工程と、被埋め込み凹部 以外の部分に残存する埋め込み材料である除去しきれな い埋め込み材料を露出させてレジストパターンを形成す るレジストパターン形成工程とを行い、次いで該レジス トパターンをマスクとして、被埋め込み凹部以外の部分 に残存する埋め込み材料を除去する除去工程を行うこと により、除去しきれない埋め込み材料の残存なく埋め込 み平坦化を行うことを特徴とする半導体装置の製造方法 であり、これによって上述した目的を達成するものであ る.

【0034】本出願の請求項18の発明は、複数の凹部が形成され、ポリッシュのストッパとなる層としてシリコンナイトライド膜が形成された基板上に、パイアスECR-CVD法により二酸化シリコンを堆積して凹部埋め込み材料を形成する埋め込み工程と、ポリッシュにより埋め込み材料を平坦化するポリッシュ工程と、基板上にレジストまたはSOGにより平坦化層を形成する平坦化層形成工程と、平坦化層と埋め込み材料とのエッチング速度が等しい条件でエッチパックするエッチパック工程を備えることを特徴とする半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0035】本出願の請求項19の発明は、上部にポリッ

(7)

特開平5-275527

11

シュのストッパ層を備えた複数の凸部パターンを形成する工程と、該複数の凸部パターンにより形成された凹部を埋め込み材料により埋め込む工程と、凸部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を含むポリッシュ工程を備えた半導体装置の製造方法において、凹部埋め込み後、少なくとも、前配凹部の埋め込み材料上に、第2のポリッシュストッパ層を形成することを特徴とするポリッシュ工程を備えた半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0036】本出願の請求項20の発明は、上部にポリッシュのストッパ層を備えた複数の凸部パターンを形成する工程と、該複数の凸部パターンにより形成された広い凹部と狭い凹部とを含む複数の凹部を埋め込み材料により埋め込む工程と、凸部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を含むポリッシュ工程を備えた半導体装置の製造方法において、凹部埋め込み後、少なくとも、前記凹部の埋め込み材料上全面に、第2のポリッシュストッパ層を形成することを特徴とするポリッシュ工程を備えた半導体装置の製造方法 20であり、これによって上述した目的を達成するものである

【0037】本出願の請求項21の発明は、上部にポリッシュのストッパ層であるシリコンナイトライド層とこのシリコンナイトライド層とこのシリコンナイトライド層であるポリS1層とを備えた基板上に複数の凸部パターンを形成し、該複数の凸部パターンにより形成された凹部を二酸化シリコンを埋め込み材料としてCVD法により形成し、その凹部埋め込み後、全面に第2のポリッシュストッパ層を形成し、レジストを用いたエッチング工程によって、前記ポリッシュのストッパ層の密度が疎である部分の広い凹部の埋め込み材料上にのみ第2のポリッシュストッパ層を残し、その後、凹部パターン上に形成された埋め込み材料をポリッシュにより平坦化する工程を行う半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0038】本出願の請求項22の発明は、二酸化シリコンである埋め込み材料の形成は、O3-TEOS-CV D法によることを特徴とする請求項21に記載の半導体装置の製造方法であり、これによって上述した目的を達成 40 するものである。

【0039】本出願の請求項23の発明は、埋め込み材料の形成及びポリッシュのストッパ層をCVD法により形成する請求項19ないし22のいずれかに記載の半導体装置の製造方法であり、これによって上述した目的を達成するものである。

【0040】本出願の請求項24の発明は、埋め込み材料 料は、これがポリッシュ後残存しの形成及びポリッシュのストッパ層を、エッチングと堆 ターンをマスクとした除去工程に積とを同時進行的に行う堆積手段によって形成する請求 平坦化が行える。これにより平坦、項19ないし22のいずれかに記載の半導体装置の製造方法 50 た半導体装置の製造が可能となる。

12 であり、これによって上述した目的を達成するものであ る。

【0041】本出願の請求項25の発明は、エッチングと 堆積とを同時進行的に行う堆積手段が、バイアスECR - CVD法である請求項24に記載の半導体装置の製造方 法であり、これによって上述した目的を達成するもので ある。

【0042】本出願の請求項26の発明は、トレンチをなす凹部の全面に第2のポリッシュストッパ層を形成する 10 請求項24または25に記載の半導体装置の製造方法であり、これによって上述した目的を達成するものである。 【0043】

【作用】本出願の発明によれば、広く(長い)凸部領域上のポリッシュされるべき被ポリッシュ材料の大部分はポリッシュに先立つエッチング工程において除去されており、また、残った被ポリッシュ部分は全て突起形状になっているがゆえ平坦面よりポリッシュレートが速く、容易に平坦化が行える。これにより平坦なアイソレーション形成が可能となる。

20 【0044】例えば、エッチングストッパ層の上層が埋め込み材料のエッチングの際のエッチングストッパとして機能し、更に、中間層22は上層23に対するストッパとして働き(図3及び図4の例示参照)、また下層21は中間層22に対するエッチングストッパとして作用するので、埋め込み材料のエッチングをストッパ層表面が出るまで行うように出来、また、凸部領域上に残る埋め込み材料を、エッチバックを要さず、完全に除去できる。

【0045】また、本出願の発明によれば、上記のよう に平坦化が良好であるトレンチアイソレーションを有す る半導体装置を得ることができる。

【0046】また、本出願の発明によれば、ポリッシュ前にあらかじめ、例えば埋め込み材料をCVD等で堆積させる前、ポリッシュのストッパとして機能する例えば凸部パターンが疎である部分について、ポリッシュのストッパ層となるダミーパターンを形成し、これによってストッパ層の機能を被ポリッシュ部全面で均一に近くなるようにし、好ましくはストッパ層面積比が一定以上となるようにダミーパターンを形成し、その後、ポリッシュを行うので、これにより良好な平坦化形状を形成することができる。

【0047】よって、この発明によれば、ポリッシュストッパ層の被ポリッシュ部単位面積当たりの面積比が低い場合においても、良好な平坦化形状を形成することが可能となる。

【0048】また、本出願の発明によれば、広い(長い)凸部領域上のポリッシュされるべき被ポリッシュ材料は、これがポリッシュ後残存していても、レジストバターンをマスクとした除去工程により容易に除去され、平坦化が行える。これにより平坦な埋め込みが達成された半導体装置の製造が可能となる。

特開平5-275527

13

【0049】また、本出願の発明によれば、広い(長い) 凸部領域上のポリッシュされるべき被ポリッシュ材料は、これがポリッシュ後残存していても、エッチパック工程により容易に除去され、平坦化が行える。これにより平坦な埋め込みが達成された半導体装置の製造が可能となる。

【0050】また、本出願の発明によれば、凹部埋め込み後、例えば埋め込み材料をCVD等で堆積させた後、少なくとも、凹部埋め込み材料上に、例えばポリッシュのストッパ層の密度が疎である部分の凹部の埋め込み材料上に、第2のポリッシュストッパ層を形成し、これによってストッパ機能が被ポリッシュ部全面で均一に近くなるようにでき、好ましくはストッパ層面積比が一定以上となるようにでき、その後、ポリッシュを行うので、これにより均一で良好な平坦化形状を得ることができる。

【0051】よって、この発明によれば、ポリッシュストッパ層の被ポリッシュ部単位面積当たりの面積比が低い場合においても、良好な平坦化形状を形成することが可能となる。

【0052】また、本出願の発明によれば、凹部埋め込み後、例えば埋め込み材料をCVD等で堆積させた後、少なくとも、凹部の埋め込み材料上全面に、第2のポリッシュストッパ層を形成し、これによってストッパ機能が被ポリッシュ部全面で均一に近くなるようにでき、好ましくはストッパ層面積比が一定以上となるようにでき、その後、ポリッシュを行うので、これにより均一で良好な平坦化形状を得ることができる。

【0053】よって、この発明によれば、ポリッシュストッパ層の被ポリッシュ部単位面積当たりの面積比が低 30 い場合においても、良好な平坦化形状を形成することが可能となる。

[0054]

【実施例】以下、本発明の実施例について図面を参照して説明する。但し当然のことではあるが、本発明は以下の実施例により限定されるものではない。

【0055】 実施例1

この実施例は、本出願の請求項1,3の発明を具体化したものである。即ち本出願の発明を微細化集積化した半導体装置の形成に適用したものであり、特にそのトレン 40 チアイソレーションの形成に適用したものである。

【0056】本実施例においては、エッチングと堆積とを同時進行的に行う堆積手段(本例ではバイアスECR-CVD法を採用)によりトレンチ41~43を埋め込む埋め込み工程により、図1(a)に示す構造を得、次に、ボリッシュ工程前に、図1(b)に破線で示すように埋め込み材料5を等方的にエッチングする等方エッチング工程を行って図1(c)の構造とし、その後ポリッシュ工程によって図2(d)に示す平坦な構造を得るものである。

【0057】図1(b)の等方エッチング工程により、 広い凸部領域上の埋め込み材料5はエッチングされて、 図1(c)のように他の部分とほぼ均等な形状となる。 よって、残った突起形状の部分をポリッシュすることに より、良好な平坦化が実現される。

14

【0058】 更に具体的には、本実施例は次の (1) ~ (6) の工程を経るものである。

【0059】(1) 基板1 (ここではシリコン基板) に、熱酸化膜($T-SiO_2$)である下層21とポリSi膜である上層23とを形成してこれらによりストッパ層2を構成し、更にトレンチ41~43を形成し、かかるSIトレンチにECR-CVD法により、トレンチ深さよりも厚くSiO2膜を形成して、埋め込み材料5を層形成する。これにより図1(a)の構造を得る。この時のCVD条件は、例えば、マイクロ波=1000W、RF=500W、SiH4/H2O=21/35sccm、磁場=875ガウス、圧力=7×10~torrとすればよい。

【0060】(2)図1(b)に示すように、レジスト 20 3を広い(長い)凸部領域①以外の部分に残るようにパ ターニングする。

【0061】 (3) 等方エッチングにて埋め込み材料 5 である SiO_2 を等方エッチングする。例えばフッ酸を 40分の 1に希釈した溶液を用いてウエットエッチング すればよい。このときは、上層 23 (Poly-Si) 上の SiO_2 は完全に除去する必要はなく、残るようにしたままでよい。即ち、幅の狭い凸部上の SiO_2 5 A と同じ膜厚にあるまでエッチングすればよい。この部分のエッチング後の突起形状を 5 B で示す。その後レジスト3を除去し、図1 (c) の構造を得る。

【0062】(4)ポリッシャーによりポリッシュを行 う。ポリッシャーとしては、図5に示す装置を用いるこ とができる。その時のポリッシュ条件は、研磨プレート Pの回転数=37rpm、ウェハー保持試料台64の回転 数=17rpm、研磨圧力(図3の矢印66)=8PS I、スラリーをスラリー導入管61から225ミリリット ル/分で導入、パッド67の温度を40℃とすることがで きる。スラリー(図3中、62で模式的に示す)は、シリ 力とKOHと水の混合液を用いることができる。例えば 研磨時に用いるポリッシュ液(スラリー)として、商品 名SC-1 (CABOT CORPORATION製) を使用できる。その固形成分はシリカ(全重量の30 %) である (pH:10.5-10.7、シリカ粒度: 25-35nm、pH調整剤: KOH)。このSC-1 を脱イオン水で15-20倍に希釈し、希塩酸またはK OH、NaOH溶液を用いてpHコントロールして、使 用できる。図5中、符号63は研磨プレートPの回転軸、 65は、被研磨基板10であるウェハーを支持するウェハー 保持試料台64の回転軸である。

50 【0063】このときのポリッシュは、上記(3)で説

(9)

特開平5-275527

15

明した等方エッチング工程で形成された突起部分 5 A, 5 Bのみをポリッシュすればよい。突起形状は丸みを帯びた形状よりもポリッシュのレートが速いので、ポリッシュの面内均一性が悪くとも、突起部分のみのエッチングは短時間で行えるので、ウェハー面内の均一性を保つことができる。また、狭い凸部領域上の埋め込み材料 5 である S I O₂ の突起 5 Aの形状は、スタッパエッチングと C V D を同時に行えるパイアス E C R - C V D においてのみ形成することができるものであり、コンフォーマルな C V D ではこのような突起形状は形成することは 10 できない。よって、成膜したままの形状でポリッシュして構わない。これにより図 2 (d) の構造が得られる。

【0064】 (5) 次に、埋め込み材料50S1O2 を上層23であるPo1y-S1面が出るまでエッチパックする。例えばマグネトロンRIEを用い、C4 F $_8$ = 5 0 s c c m、RF=1200W、圧力=2 Pa の条件でこれを行うことができる。これにより図2 (e) の構造が得られる。

【0065】(6) その後、上層23のPoly-Si、 及びPoly-Siのエッチストッパとして形成してあ 20 る下層21のT-SiO₂ を除去すればよい。

【0066】実施例2

次に実施例2を説明する。この実施例も、請求項1,3 の発明を具体化してトレンチアイソレーションを形成 し、半導体装置を製造するものであるが、本例では特に 請求項2の発明を適用し、請求項4に係る半導体装置の 製造方法として具体化した。

【0067】実施例1では、図2(d)の状態で、トレンチ開口上部まで埋め込み材料をエッチバックする際、即ち図2(d)の5Cで示す凸部領域上の埋め込み材料 30分だけエッチバックしようとする際、その終点判定ができないので、図2(e)に示されるアイソレーション部分の埋め込み材料5であるエッチング膜厚の制御が難しかった。実施例2は、この問題を解決するものである。

【0068】実施例2においては、レジストパターニング後の埋め込み材料であるSiО₂エッチングをストッパ層の表面が出るまで行うことができ、また、次工程のポリッシュで凸部領域上の埋め込み材料(SiO₂)を完全に除去することができるので、実施例1では必要であったエッチバックが不要となる。

【0069】本実施例は、トレンチアイソレーションを形成する基板1が、図3(a),(b)、図4(c),(d)に示すような、3層構造からなるエッチングストッパ層2を有し、そのエッチングストッパ層2の上層23(ここではシリコンナイトライド膜)が埋め込み材料5のポリッシュレートより小さいレートを有しかつエッチングレートも埋め込み材料5より小さいレートである膜で形成され、中間層22(ここではポリシリコン膜)が上層23のエッチレートより小さいエッチレートを有する膜で形成され、下層21(ここでは熱酸化二酸化シリコン 50

16

膜)が中間層22より小さいエッチレートでなおかつ基板 1よりエッチレートの大きい膜で形成された構造におい てトレンチアイソレーションを形成するものである。

【0070】 更に具体的には、本実施例は次の(1)~(6)の工程を経るものである。

【0071】(1)トレンチアイソレーションを形成す べき構造が、最上層23が埋め込み材料5であるSIO2 のポリッシュのストッパ層となる材料として例えばSi 3 N. を用い、中間層22がこの上層23 (S i 3 N.) に 対するエッチストッパとなる材料として例えばポリシリ コンを用い、下層21は中間層22より小さいエッチレート でなおかつ下地基板1の材料であるSiより大きいエッ チレートを有する材料として例えばS.IO2 を用いた3 層構造となるエッチングストッパ層を有するように形成 し、この構造において形成したトレンチ41~43を、エッ チングと堆積とが同時進行的に行われる堆積手段である パイアスECR-CVD法により丁度トレンチ深さと同 じになるまで埋め込む。CVD条件は実施例1と同じで よい。これにより図3(a)の構造とする。図中、5 a は広いトレンチ41に埋め込まれた埋め込み材料、5b. 5 c は狭いトレンチ42, 43に埋め込まれた埋め込み材 料、5 d は広い凸部領域①上の埋め込み材料、5 e, 5 fは狭い凸部領域上の埋め込み材料を示す。

【0072】(2)レジスト3を広い(長い)凸部領域 ①以外の部分にパターニングする。これにより図3 (b)の構造を得る。

【0073】(3)等方エッチングを行って、広い(長い)凸部領域①上の埋め込み材料5dをエッチングする。例えばフッ酸を40分の1の濃度に希釈した溶液を用いてウエットエッチングすることができる。ここで、埋め込み材料5dであるCVD-SiO2と上層23をなすSi3N4とのフッ酸に対するエッチレートの比は約8:1であり、上層23のSi3N4面が出るまでオーバーエッチを行っても、全く問題がない。この後レジストを除去する。これにより図4(c)の構造を得る。

【0074】(4)上記(3)の等方エッチングで形成された突起形状の部分50を、ポリッシュにより除去する。ここでは、平坦化するのには突起部分50のみ平坦化すればよいので、ポリッシュ時間は短くてすむ。

【0075】また、埋め込み材料5であるSiO2 と上層23の材料であるSi3 N4 のポリッシュレートの比は、約5:1なので、Si3 N4 が十分ストッパ層として働く。これにより図1 (d) の構造を形成する。

【0076】(5)次に、埋め込み材料 50S102を上層23である S13 N4 面が出るまでエッチバックする。例えばマグネトロンRIEを用い、C4F8 = 50SCCM、RF=1200W、圧力=2Paの条件でこれを行うことができる。これにより図4(d)の構造が得られる。

0 【0077】(6)次に、エッチングストッパ層2を除

40

(10)

特開平5-275527

17

去する。まず上層23であるSi, N, を例えばマグネト ロンRIEでC, F₈ = 50 SCCM, RF1200 W、圧力2Paの条件としてエッチング除去する。ま た、ホットリン酸にてSla Naを除去してもよい。

【0078】次に、中間層22であるPoly-Siを例 えばKOHにて除去し、下層21であるT-SIO: をフ ッ酸にて除去すればよい。

【0079】 ここで、中間層22のPoly-Siは、上 層23をなすSia Na に対するストッパとして、また下 層21をなすT-SiO2 は中間層22のPoly-Siに 10 対するエッチストッパの役割をはたしている。

【0080】実施例3,4

本実施例は、実施例1, 2の変形例である。実施例1, 2が、埋め込み材料のポリッシュ工程に先立つ等方エッ チングをエッチング液を用いるウエットエッチングで行 ったのに対し、この実施例は、ドライエッチングでこの 等方エッチングを行った。

【0081】本実施例においては、実施例1,2におけ るフッ酸によるエッチングの代わりに、次の条件で被埋 め込み材料 5 である SiO2 を等方ドライエッチングし 20 以下の条件を用いた。 た。

使用エッチング装置:平行平板型エッチャー

カ : 2300mtorr (306Pa)

RFパワー: 550W

使用ガス系: NF3 = 300cc/min

He = 200 c c/min

度:80℃

【0082】上記条件によって、良好な等方エッチング が達成できた。なおこの条件は、フッ酸ラジカルを主た るエッチャントとする反応にすべくパワーを上げ、イオ 30 ンの方向性を低減させるために圧力を上げ(これにより 平均自由工程を短くする)、これによって等方エッチン グを実現する手段として設定したものである。

【0083】その他は実施例1,2と同様にした。本実 施例によっても、実施例1,2と同様な良好なトレンチ アイソレーションが形成され、信頼性の高い半導体装置 が得られた。

【0084】実施例5

この実施例は、本出願の発明を、トレンチアイソレーシ ョンを形成する微細化・集積化半導体装置の製造方法に 40 ついて、応用した場合である。図6に本実施例の工程を 示す。

【0085】本実施例において、基板1上に複数の凹部 パターン61~63が形成され、こらの間の凹部により構成 される溝に埋め込みを行うのであるが、ポリッシュのス トッパ層 3 が形成されている凹部パターン61~63の密度 が疎である部分(図示の部分がこれに該当する)につい ては、あらかじめポリッシュのストッパ層となるダミー パターン71 a~71c, 72 a~72cを形成して図6(a) のように凸部が均一に分布する構造とし、即ちストッパ 50

層3の表面の占める率が均等になるように、その後埋め 込み材料 5 を堆積して図 6 (b) の構造を得、次いで凸 部パターン61~63及び特に形成したパターン71a~71 c,72a~72c (以下適宜「ダミーパターン」と称する こともある) 上の埋め込み材料51をポリッシュで除去し て、図6 (c) の平坦化構造を得るものである。

18

【0086】具体的には本実施例では、次の(1)~ (3) の工程により、平坦化トレンチアイソレーション を形成した。

【0087】(1)図6(a)に示すように、シリコン 等からなる半導体基板1上に酸化シリコン層2として熱 酸化膜と、ポリッシュストッパ層3としてのSi』N。 層を形成した後、単位面積当たりのストッパ層3の面積 比が半導体ウェハーの位置によらず一定以上となるよう に、レジストプロセスを用いたエッチング工程により、 実際に回路パターン等として用いる凸部パターン61~63 と、ダミーパターン71 a ~71 c, 72 a ~72 c を同時に形 成する。

【0088】この時のエッチング条件としては、例えば

使用ガス系: C2 Cl3 F3 / SF8 = 60/10 (s ccm)

μ波パワー:850 (W)

RFパワー: 150 (W)

力:1.33(Pa)

【0089】(2)次に、CVD法により溝(トレン チ) 41~48を埋め込む。これにより図6(b)の構造を 得る。本実施例では埋め込み能力が高く、しかも埋め込 み平坦化形状が良好なパイアス ECR- CVD法 (この 方法は、エッチングと堆積とが同時進行的に行われるの で、埋め込み平坦化技術として良好である)により酸化 シリコン膜を堆積して埋め込みを行った。この時のパイ アスECR-CVD条件としては、例えば以下の条件を 用いた。

使用ガス系: SiN4 /N2 O=20/35 (scc

μ波パワー:1000 (W)

RFパワー: 500 (W)

磁束密度: 8. 75×10⁻² (T)

圧 カ : 9. 3×10⁻² (Pa)

【0090】(3)次に、凸部パターン61~63、ダミー パターン71 a ~71 c, 72 a ~72 c 上の余分な埋め込み材 料51 (SiO2) を、ポリッシュ法により除去する。こ れにより図6(c)の構造を得る。ここで、ポリッシュ 装置としては、図5に示した常用の装置を用いて行っ た。この時のポリッシュ条件は、例えば以下に示す条件 で行った。

研磨プレート 回転数:37 (rpm) ウェハー保持試料台回転数:17 (rpm) 研磨時の加圧: 5. 5×10³ (Pa)

(11)

特開平5-275527

19

スラリー流量:225 (ミリリットル/min)

パッド温度:40 (℃)

スラリー:シリカ $(0.025~0.035 \mu m)$

 $KOH(pH \le 10.5)$

水

【0091】なお図5中、Pは研磨プレート、81はスラリー導入管、82はスラリー、83は研磨プレート回転軸、84はウェハー保持試料台、85はウェハー保持試料台回転軸、86は研磨時の調整された加圧力、87は研磨パッド、10は被ポリッシュ材であるウェハーを示す。

【0092】このポリッシュ工程において、ストッパ層 3(Si, N,)と埋め込み材料5(SiO₂)の選択比は、SiO₂/Si, N, =4~6であり、しかもダミーパターン71a~71c, 72a~72cを設けることにより、凸部パターンの分布が疎である孤立パターン61周辺部分についても、その単位面積当たりのストッパ層面積比が大きくなっており、このためオーパーポリッシュによる孤立パターン61の削りすぎを防ぐことができ、良好な平坦面を得ることができる。

【0093】 実施例6

本実施例は、図7に示したようにトレンチアイソレーション形成に本発明を応用したものであるが、実施例1では埋め込み酸化膜の形成にパイアスECR-CVD法を用いたのに対し、ここでは、絶縁膜形成が可能である常圧のCVD法を用いた。以下工程順に説明する。

【0094】(1)実施例5と同様に、例えばエッチングのストッパ層8としてポリーSiと、その下層に該ストッパ層8(ポリーSi)のエッチングストッパ層となる酸化シリコン層2が形成してあるシリコン基板1に、図26で説明した広い凹部溝41に該当する部分において、単位面積当たりのストッパ層面積比がウェハーの位置によらず一定以上となるように、実際のパターン61を含む凸部パターン61~63と、後に除去するパターン71 a~71 c,72 a~72 c を同時にレジストプロセスを用いたエッチング法にて形成する。この時、μ波エッチング装置を用いたが、このときの条件は、例えば以下に示す条件で行った。

使用ガス系: C₂ C₁ F₃ /SF₆ = 60/10 (s c c m)

μ波パワー:850 (W)

RFパワー: 150 (W)

圧 力 : 1. 33 (Pa)

【0095】次に、埋め込み材料5として、例えば有機シリコン化合物(例えばTEOS)とオゾンとの反応により酸化シリコンを形成して、これを溝(トレンチ)が埋まる程度の膜厚に埋め込む。これにより図7(a)の構造を得る。この時のCVD条件としては、例えば以下に示す条件で行った。

使用ガス系: TEOS/O₃ = 350/350 (sccm)

成長温度 :390 (℃)

圧 カ :1. 20×10⁴ (Pa)

【0096】しかし、この段階では、埋め込み後の酸化シリコン層の形状は、図2(a)に示したように凹み量 (L_1) が存在するため、ポリッシュ後の溝(トレンチ)凹部の残り膜厚が溝の深さよりも浅くなり、良好な平坦化形状が得られなくなる。

20

【0097】(2)そこで本実施例では、図7(b)に示すように、塗布膜9を酸化シリコン膜の凹み量(L1)が吸収できる膜厚に塗布する。例えば、塗布膜9の形成にはSOG(Spin On Glass)を用いればよい。膜厚としては、トレンチ深さの1/2~1倍の膜厚となるようにすればよい。SOGの塗布条件としては、例えば以下の条件を用いた。

塗布膜: Type-7 (東京応化 (株) 製)

回転数:4000 (rpm)

時 間:60 (sec)

ベーキング温度:400 (℃)

ベーキング時間:30 (min)

0 【0098】(3)次に、図7(c)に示すように、図7(b)に示したトレンチ凸部上のSOG膜9がなくなるまで、即ちSOG膜9の膜厚し、分、ポリッシングを行う。この時、SOG膜9は埋め込み材料5である酸化シリコン膜よりもポリッシュレートが大きいため、酸化シリコン膜はSOG膜9に対してストッパ層となる。

【0099】(4)次に埋め込み材料5である酸化シリコン膜と、SOG膜9のエッチングの選択比が1となる条件にて、エッチングストッパ層8の上面が現れるまでエッチングバックを行う。これにより図2(d)の平坦30 化構造が得られた。この時のRIEを用いたときの条件としては、例えば以下の条件にて行う。

使用ガス系: CHF₁ /O₂ = 70/13 (sccm)

RFパワー: 1150 (W)

圧 力 : 5. 33 (Pa)

【0100】実施例7

本実施例は、図9,図10に示したように本発明をトレンチアイソレーション形成に応用したものである。また、余分な埋め込み材料5 (酸化シリコン膜)の除去方法として、レジストプロセスを用いてあらかじめ広い凸部領域にある厚い酸化シリコン膜51をエッチングにより少なくとも部分的に除去した後、ダミーパターンを含む広い埋め込み領域の酸化シリコン膜52をポリッシュにより除去するものである。具体的には次のように実施した。

【0101】(1) 図9(a)に示されるように、シリコン等からなる半導体基板1上に酸化シリコン層2としての熱酸化膜とポリッシュストッパ層3としてのSi。N4層を形成した後、単位面積当たりのストッパ層3面積比がウェハーの位置によらず一定以上となるようにレジストプロセスを用いたエッチング工程により、実際に回路パターンとして用いるパターン61を含む凸部パター

(12)

特開平5-275527

21

 $2 \times 61 \sim 63$ とダミーパターン $71a \sim 71c$, $72a \sim 72c$ を同時に形成する。この時の μ 波エッチング装置を用いたときの条件としては、例えば以下の条件を用いた。

使用ガス系: C2 C13 F3 /SF6 = 60/10 (sccm)

ル波パワー: 850 (W) RFパワー: 150 (W)

圧 力 : 1. 33 (Pa)

【0102】(2)次に、CVD法により溝(トレンチ)を埋め込む。本実施例では埋め込み能力の高くしかも埋め込み平坦化形状が良好なパイアスECR-CVD法により、酸化シリコン膜を用いて埋め込みを行った。この時のパイアスECR-CVD条件としては、例えば以下の条件を用いた。

[0103]

使用ガス系: $SiH_4/N_2O=20/35$ (sccm)

. μ波パワー:1000 (W)

RFパワー: 500 (W) 磁束密度 : 8.75×10⁻² (T)

圧 カ : 9. 3×10⁻² (Pa)

【0104】これにより図9(b)の構造を得た。符号51により広い凸部領域上の埋め込み材料を示し、52により、狭い凸部領域の埋め込み材料を示す。

【0105】(3)次に、図10(c)に示したように、 レジスト10を広い(長い)凸部領域以外の部分にパター ニングして形成する。

【0106】(4)等方エッチングにて上記広い(長い)凸部領域上にある余分な埋め込み材料5である酸化シリコン膜51を除去する。この時のエッチング条件とし 30 ては、例えば以下に示す条件を用いた。

HF: H₂ O=1:40による液体エッチング

【0107】 この時のSiO; とSi; N4 の選択比は 約8:1である。

【0108】また、広い(長い)凸部領域上の余分な酸化シリコン膜51は、下地のSi3N、膜3が現れるまでエッチングを行っても全く問題はない。その後で、レジスト10を除去する。これにより図10(d)の構造を得る。

【0109】(5)上記(4)で形成された突起状の余 40分な酸化シリコン膜52をポリッシュにて除去する。このときポリッシュで平坦化するのは、突起状の余分な酸化シリコン52のみなので、ポリッシュ時間も少なく、かつSiO1 に対するSi3 N4のポリッシュの選択比が5:1なのでSi3 N4 が十分ストッパ層として働き、図3(e)に示すような良好な平坦化形状を得ることが可能となる。

【0110】尚、本発明は当然のことながら上記実施例に限定されるものではなく、本発明の範囲で材料及び条件等は適宜変更可能であり、例えばトレンチキャパシ 50

タ、トレンチプラグ、プランケットCVDタングステン形成の場合等にも利用できるものである。また、上述の各例は、ポリッシュストッパ層の占める割合を均一にする手段として凸部パターンの割合を大きくするようにダミーパターンを形成するようにしたが、ポリッシュストッパ層の率を変えるためには他の手段を採用してもよい

22

【0111】実施例8

【0102】(2)次に、CVD法により溝(トレン この実施例は、本出願の発明を微細化集積化した半導体 チ)を埋め込む。本実施例では埋め込み能力の高くしか 10 装置の形成に適用したものである。特にそのトレンチアも埋め込み平坦化形状が良好なパイアスECR-CVD イソレーションの形成に適用したものである。

【0112】本実施例においては、エッチングと堆積とを同時進行的に行う堆積手段であるパイアスECR-CVD法により、基板1上の複数の凹部41~43を埋め込む埋め込み工程により、図11に示す構造を得、次に、ポリッシュにより埋め込み材料を平坦化するポリッシュ工程を行い(図12(b))、このポリッシュ工程の後の基板上にレジストを形成するレジスト形成工程と、被埋め込み凹部以外の部分に残存する埋め込み材料(除去しきれない埋め込みが料52を除去する除去工程を行い、図12(d)に示すよりに、除去しきれない埋め込み材料の残存なく、良好な埋め込み平坦化を達成するものである。

【0113】更に具体的には、本実施例は次の (1) ~ (6) の工程を経るものである。

【0114】(1)基板1(ここではシリコン基板)に、熱酸化膜($T-SIO_2$)から成るパッド SIO_2 である下層21と、シリコンナイトライド(Si_3 N₄)膜である上層22とを形成してこれらによりストッパ層2を構成し、更にトレンチである凹部 $41\sim43$ を形成し、かかるSIトレンチにバイアスECR-CVD法により、トレンチ深さと同じ膜厚の SIO_2 膜を形成して、埋め込み材料5を層形成する。これにより図11(a)の構造を得る。この時のCVD条件は、例えば、次を用いることができる。

[0115]

0 マイクロ波=1000W

RF = 500W

 $SiH_4 / N_2 O = 21/35 sccm$

磁場=8.75×10-4T

圧力=9. 3×10^{-2} Pa $(7\times10^{-4}$ torr)

【0116】 (2) 次に、ポリッシャーによりポリッシュを行う。ポリッシャーとしては、図5に示す装置を用いることができる。その時のポリッシュ条件は、ここでは、研磨プレートPの回転数=37rpm、ウェハー保持試料台64の回転数=17rpm、研磨圧力(図5の矢印66)=5.5×10³Pa(8PSI)、スラリーを

(13)

特開平5-275527

24

スラリー導入管61から225ミリリットル/分で導入、 パッド67の温度を40℃として行った。スラリー (図5 中、62で模式的に示す)は、シリカとKOHと水の混合 液を用いることができる。例えば研磨時に用いるポリッ シュ液 (スラリー) として、商品名SC-1 (CABO T CORPORATION製) を使用できる。その固 形成分はシリカ(全重量の30%)である(pH:1 0. 5-10. 7、シリカ粒度: 25-35nm、pH 調整剤:KOH)。このSC-1を脱イオン水で15-用いてpHコントロールして、使用できる。図5中、符 号63は研磨プレートPの回転軸、65は、被研磨基板10で あるウェハーを支持するウェハー保持試料台64の回転軸

23

【0117】このとき、被ポリッシュ面の内、狭い凸部 領域上の埋め込み材料5であるSiO2の突起5Aの形 状(図11)は、スパッタエッチングとCVDを同時行え るパイアスECR-CVDにおいてのみ形成することが できるものであり、コンフォーマルなCVDではこのよ うな突起形状は形成することはできない。このようなS 20 は実施例8と同じでよい。 102 の突起形状はポリッシュが容易であり、よって、 パイアスECR-CVDを用いた場合は、図23(B)に 示す従来のような狭い凸部領域(ラインアンドスペース パターン)上に残る除去しきれないSi〇252′は発生 しない。このポリッシュ工程により、図12 (b) の構造 を得る。凹部41~43内に埋め込まれた材料を符号50で示

【0118】(3)長い凸部上の中央部以外にレジスト パターニングを行い、図12(c)に示すレジストパター ン6を有する構造を得る。このパターニングは微細パタ 30 ーニングではないので、合わせ精度の余裕が十分にあ

【0119】(4)レジストパターン6でマスクされて いない、残存(除去しきれない)Si〇。のエッチング を行い、図12 (d) の構造とする。HFでウェットエッ チングにて除去してもよいし、RIEで、例えばマグネ トロンRIEで、次の条件でエッチング除去してもよ 11

 $C_4 F_8 = 50 SCCM$

RF = 1200W

圧力=2Pa

【0120】(5)レジスト除去を行う。このレジスト 除去は、RAストリッパーを用いてもよいし、ECRア ッシャーを用いて、次の条件で行ってもよい。これによ り図3(e)の構造を得る。

 $O_2 / CHF_3 = 400 / 20 sccm$

圧力=1.9Pa(1.4torr)

マイクロ波=400mA

基板温度=150℃

【0121】(6)次に、ストッパ層2の上層22である 50

Sia Naを例えばKOHにて除去し、下層21であるp ad-SIO₂ をフッ酸にて除去し、図13 (f) の構造 とする。

【0122】実施例9

次に実施例9を説明する。この実施例は、本発明を具体 化してトレンチアイソレーションを形成し、半導体装置 を製造するものである。実施例1ではレジストのパター ニングを行うため、このリソグラフィー工程に時間がか かるが、この実施例9は、パターニングを行わずにすか 20 倍に希釈し、希塩酸またはKOH、NaOH溶液を 10 手法である。本実施例は、次の $(1) \sim (4)$ の工程を 経る。

> 【0123】(1)実施例8と同様、下層21であるpa d-SiO2 及び上層22であるSi; N. が形成してあ るSiトレンチに、パイアスECR-CVD法により、 トレンチ深さと同じ膜厚のSiOz 膜を形成して埋め込 み材料5とし、図14(a)の構成とする。この時のCV D条件は、実施例8と同じでよい。

> 【0124】(2)ポリッシャーによりポリッシュを行 い、図15(b)の構造とする。この時のポリッシュ条件

> 【0125】(3) レジスト6のコーティングを行い、 図15 (c) の構造とする。例えば、次の条件でレジスト をコーティングする。

[0126]

レジスト=東京応化製OFPR-800

粘度=0.02Pa・s

回転数=8000rpm

【0 1 2 7】また、レジストの代わりにSOG (Spi n on Glass) を用いてもよく、例えば、次の 条件で実施することができる。

[0128]

SOG=東京応化製Type-2

回転数=200rpm

回転時間=15s

ペーク温度=500℃

ベーク時間=30min

【0 1 2 9】 (4) レジスト: S i O2 = 1: 1のエッ チパックを行い、レジスト6及び残存SiO:52のエッ チパックを行う。これにより図15 (d) の構造を得る。

40 このエッチングは、例えば平行平板RIE装置を用い、 次の条件で実施することができる。

 $CHF_3 = 50 sccm$

 $O_2 = 70 \text{ s c c m}$

RFパワー=1200W

圧力=30Pa

【0130】SOG:SiO₂=1:1のエッチバック も同じ条件で行える。

【0131】残存SiO2 は少ないので、このようなエ ッチパックでも、SiOz は充分に除去できる。

【0132】(5)次に、ストッパ層2の上層22である

(14)

特開平5-275527

25

 Si_3 N_4 を例えばKOHにて除去し、下層21であるp ad $-SiO_2$ をフッ酸にて除去し、図16 (e) の構造とする。

【0133】 実施例10

この実施例は、本出願の発明を、トレンチアイソレーシ ョンを形成する微細化・集積化した半導体装置の製造方 法について、応用した場合である。図17 (a) ~ (c)、図18(d)~(f)に本実施例の工程を示す。 【0134】本実施例においては、図17(a)に示すよ うに上部にポリッシュのストッパー層3を備えた複数の 10 凸部パターン61~63を形成し、該複数の凸部パターンに より形成された凹部41~43を図17(b)に示すように埋 め込み材料5により埋め込み、その凹部埋め込み後、図 17(c)、図18(d)に示すように、少なくとも、前記 ポリッシュのストッパー層3の密度が疎である部分の凹 部(広い凹部)41の埋め込み材料5上に、第2のポリッ シュストッパー層 7 を形成し(本例では図1(c)のよ うに全面に第2のポリッシュストッパー層7を形成後、 レジスト8を用いたエッチング工程によって図18 (d) のように広い凹部41の埋め込み材料5上にのみ第2のポ 20 リッシュストッパー層7を残した)、その後、凸部パタ ーン上に形成された埋め込み材料をポリッシュにより平 坦化する工程を行う。

【0135】この結果、当初からのポリッシュのストッパー層3の密厚が疎である部分についても、その部分に該当する広い凹部41の埋め込み材料5上に第2のポリッシュストッパー層7を形成したことにより、孤立した凸部パターン61の近辺でも過度のポリッシュが進行することなく、ポリッシュによる均一で良好な平坦化が実現できた。

【0136】具体的には本実施例では、次の(1)~(6)の工程により、平坦化トレンチアイソレーションを形成した。

【0137】(1)図17(a)に示すように、シリコン等からなる半導体基板1上に酸化シリコン層21として熱酸化膜と、ポリッシュのストッパー層3としてのSisN・層のエッチングストッパー層22としてのPolyーSi層及びポリッシュストッパー層3であるSisN・層を形成した後、レジストプロセスを用いたRIE(リアクティブイオンエッチング)工程により、トレンチと40する凹部41~43を形成する。この時のRIE条件としては、例えば以下の条件を用いた。

使用ガス系: C₂ Cl₃ F₃ /SF₆ = 60/10 (s c c m)

μ波パワー:850 (W)

RFパワー: 150 (W)

圧 力 : 1. 33 (Pa)

【0138】(2)次に、図17(b)に示したようにトレンチである凹部41~43を埋め込む埋め込み材料5を、例えば有機シリコン化合物(TEOS等)とオゾン(O 50

3) のCVD法により、トレンチの凹部41における膜厚がトレンチ深さよりもポリッシュストッパ一層の分(図のa)だけ少なくなるように形成する。この時のTEOS/O。のCVD条件としては、例えば以下の条件を用いた

26

使用ガス系: TEOS/O₃ = 1000/2000 (s c c m)

成長温度:390 (℃)

圧 力 :1. 20×10⁴ (Pa)

7 【0139】(3)続けて、図17(c)に示したように、第2のポリッシュストッパー層となるシリコン窒化膜を形成する。ただしこの時のシリコン窒化膜の膜厚は、トレンチ凹部41のシリコン酸化膜及びシリコン窒化膜の膜厚(図のa+b)がトレンチ深さと等しくなるようにする。この時のシリコン窒化膜の形成条件としては、例えば以下の条件を用いた。

使用ガス系: $SiH_2Cl_2/NH_3 = 50/200$ (sccm)

成長温度 :760 (℃)

圧 カ:70 (Pa)

【0140】ここで、図17(c)に示したように、トレンチの広い凹部41以外に形成された第2のポリッシュストッパー層7を除去するために、レジストパターン8を形成する。

【0141】(4)等方エッチングにて余分なシリコン 窒化膜をエッチングする。これにより図18(d)に示す ように、広い凹部41の埋め込み材料5上にのみ第2のポ リッシュストッパー層7を残す。この時のエッチング条 件としては、例えば以下の条件にて行った。

30 使用エッチング液:リン酸

温 度 :150 (℃)

(この時のシリコン窒化膜とシリコン酸化膜の選択比は 約50:1である)

【0142】(5)トレンチ凸部状に形成された余分な埋め込み材料5であるSiO2と前記工程(4)でトレンチ凹部41に突起状に残された第2のポリッシュストッパー層7であるシリコン窒化膜(突起部を31で示す)を、ポリッシュ法にて除去平坦化する。これにより図18(e)の構造を得る。ここで、ポリッシュ装置は図5に示した常用の装置を用いて行った。この時のポリッシュ条件は、例えば以下に示す条件で行った。

研磨プレート 回転数:37 (rpm)

ウェハー保持試料台回転数:17 (rpm)

研磨時の加圧: 5.5×10³ (Pa)

スラリー流量:225 (ミリリットル/min)

パッド温度 :40 (℃)

スラリー :シリカ $(0.025~0.035 \mu m)$

KOH (pH≤10.5)

水

50 【0143】このポリッシュ工程において、ポリッシュ

(15)

特開平5-275527

27

ストッパー層 3, 7 (S i 1 N 4) と埋め込み材料 5 (S1O₂)の選択比は、S1O₂/S1₃N₄=4~ 6であり、しかも単位面積当たりのストッパー材料であ るSi, N, はウェハーの位置によらず一定以上あるの で、孤立パターン61をオーパーポリッシュすること無く 十分平坦な形状を得ることが可能となる。

【0144】また、一般にポリッシュ法による平坦化を 行うとき、同じ材質でも突起部は平坦部よりもポリッシ ユレートがはるかに大きいことが知られており、たとえ 図2(d)に示した突起部31が発生したとしても、良好 10 RFパワー:500 (W) な平坦化形状を得ることが可能となる。

【0145】(6)次に、エッチングストッパー層22で あるPoly-Slをストッパーとして、マグネトロン RIEを用いて全面エッチパックを行う。この時のエッ チング条件としては、例えば以下の条件を用いた。

使用ガス系: C₃ F₈ /O₂ = 45/15 (sccm)

RFパワー: 1200 (W)

圧 カ :2 (Pa)

【0146】最後に、エッチングストッパー層22である Poly-Si及び酸化シリコン層21であるSiO2 を 20 使用ガス系: SiH. /N2 /Ar=20/20/15 それぞれKOH、弗酸にて除去する。これにより、図2 (f) に示すような、トレンチアイソレーションが完成 する。

【0147】実施例11

本実施例はトレンチアイソレーションに応用したもので ある。実施例10では埋め込み酸化膜及びポリッシュスト ッパー層の形成に常圧CVD法及び減圧CVD法を用い たが、ここでは、埋め込み平坦化膜及び第2のポリッシ ユストッパー一層の形成に、バイアスECR-CVD法 (この方法は、エッチングと堆積とが同時進行的に行わ 30 れるので、埋め込み平坦化技術として好適である)を応 用し、トレンチをなす凹部41全面にポリッシュストッパ 一層7を形成させる例である。次の(1)~(7)の工 程を行った。

【0148】実施例10と同様にシリコン等からなる半導 体基板 1 上に酸化シリコン層としての熱酸化膜21とポリ ッシュのストッパー層 3 である S i ₁ N₄ 層のエッチン グストッパー層としてのPoly-Si層22及びポリッ シュストッパー層3であるSia Na 層を形成した後、 レジストプロセスを用いたRIE (リアクティブイオン 40 エッチング) 工程により、トレンチを形成する。これに より図19(a)の構造を得た。この時のRIE条件とし ては、例えば以下の条件を用いた。

使用ガス系: C2 C13 F8 /SF6 = 60/10 (s ccm)

μ波パワー:850 (W)

RFパワー: 150 (W)

カ :1.33(Pa)

【0149】(2)次に、埋め込み能力の高くしかも埋 め込み平坦化形状が良好なパイアスECR-CVD法に 50 ある。)

より、埋め込み材料5としてトレンチ凹部41~43に酸化 シリコン膜を埋め込む。この時の埋め込み膜厚として は、図19(b)に示したように、トレンチ凹部41~43の 膜厚がトレンチ深さよりもポリッシュストッパ一層3の 分だけ薄くなるように形成する。この時のパイアスEC R-CVD条件としては、例えば以下の条件を用いた。 使用ガス系: SiH4 /N2 O=20/35 (scc

28

μ波パワー:1000 (W)

磁束密度 : 8. 75×10⁻² (T)

力: 9.3×10⁻² (Pa)

【0150】 (3) 続いて、バイアスECR-CVD法 にてポリッシュストッパー層3となるシリコン窒化膜を 形成する。シリコン窒化膜の膜厚としては、少なくとも トレンチ形成時のポリッシュストッパー層3の膜厚以上 となるように形成する。これにより図19(c)の構造を 得た。この時のパイアスECR-CVD条件としては、 例えば以下の条件を用いた。

(sccm)

μ波パワー:550 (W)

RFパワー: 200 (W)

磁束密度 : 8. 75×10-2 (T) カ : 2. 0×10⁻¹ (Pa)

【0151】パイアスECR-CVD法は、堆積(デ ポ)とエッチング (スパッタエッチ) の同時競合反応を 利用しているため、面角度依存性を有している。よっ て、基板水平面に対し或る面角度を持った領域以外は成 膜が起こらず、図19(c)に示したような成膜形状とな る.

【0152】(4)図20(d)に示したように、レジス ト8を、長いトレンチ凸部(図の左右の凸部)以外の部 分にパターニングして形成する。

【0153】(5)まず、長いトレンチの凸部上に形成 された第2のポリッシュストッパー層7である図の左右 のシリコン窒化膜をレジスト8をマスクとして等方エッ チングにて除去する。この時のエッチング条件として は、例えば以下に示す条件を用いた。

使用エッチング液:リン酸

温度:150(℃)

(この時のシリコン窒化膜とシリコン酸化膜の選択比は 約50:1である。)

【0154】次に、連続して、等方エッチングにて、長 い凸部上の余分な埋め込み材料5である酸化シリコン膜 を除去する。この時のエッチング条件としては、例えば 以下に示す条件を用いた。

使用エッチング液:HF:H2 O=1:40

(この時のSiOz とSia Na の選択比は約8:1で

(16)

10

20

特開平5-275527

30

【0155】このとき、長い凸部上の余分な酸化シリコ ン膜は、下地のポリッシュストッパー層3,7である。 Sla Ne 膜が現れるまでエッチングを行っても全く問 題はない。その後で、レジスト8を除去する。これによ り図20 (e) の構造を得る。

29

【0156】(6)前記工程(5)で形成された突起状 の余分な酸化シリコン膜52をポリッシュにて除去する。 このとき平坦化するのは、突起状の余分な酸化シリコン 膜52のみなのでポリッシュ時間も少なく、かつ単位面積 当たりのポリッシュストッパー層3,7 (S13 N4) はウェハーの位置によらず一定以上あるので、孤立パタ ーン61をオーバーポリッシュすること無く十分平坦な 形状を得ることが可能となる(図4(e)参照)。これ により、図21 (f) の構造を得る。

【0157】(7)マグネトロンRIEにより、SiO 2 とSi3 N. の選択比が1:1となる条件にて全面エ ッチバックを行う。この時のエッチバック条件として は、例えば以下の条件を用いた。

使用ガス系: C₃ F₈ = 45/15 (sccm)

RFパワー: 1200 (W)

力 : 2 (Par)

【0158】最後に層22等を形成するPoly-Si、 SiO₂ をそれぞれホットリン酸及び弗酸にて除去す る。これにより図21(g)に示すトレンチアイソレーシ ョンが完成する。

【0159】尚、本発明は当然のことながら本実施例に 限定されるものではなく、本発明の範囲を逸脱しない限 り、各構成は適宜採択できるものであり、例えば、ポリ ッシュストッパー層については、埋め込み材料層よりも ポリッシュレートの低いポリッシュストッパー層であれ 30 ば材料及びプロセス条件等は適宜変更可能である等、各 種の態様をとってよいものである。

[0160]

【発明の効果】本発明によれば、広い(長い)凸部領域 上に埋め込み材料が残ることなく平坦化を達成でき、よ って平坦性の良好なトレンチアイソレーションを形成で きる手段、及びこのようなトレンチアイソレーションを 形成した半導体装置の製造手段を提供することができ る。

【0161】また本発明によれば、埋め込み後平坦化を 40

行うポリッシュ工程を備えた半導体装置の製造方法にお いて、被ポリッシュ部上にポリッシュストッパの作用を 示す部分の分布に疎密がある場合にあっても、単位面積 当たりの該ストッパ層の面積比が低い部分でも良好な平 坦化形状を形成することができる半導体装置の製造方法 を提供することができる。

【図面の簡単な説明】

【図1】 実施例1の工程を示す。

【図2】実施例1の工程を示す。

【図3】実施例2の工程を示す。

【図4】実施例2の工程を示す。

【図5】実施例で用いたポリッシャー装置を示す。

【図6】実施例5の工程を示す。

【図7】実施例6の工程を示す。

【図8】 実施例6の工程を示す。

【図9】実施例7の工程を示す。

【図10】実施例7の工程を示す。

【図11】実施例8の工程を示す。

【図12】実施例8の工程を示す。

【図13】実施例8の工程を示す。

【図14】 実施例 9 の工程を示す。 【図15】 実施例 9 の工程を示す。

【図16】実施例9の工程を示す。

【図17】 実施例10の工程を示す。

【図18】 実施例10の工程を示す。

【図19】実施例11の工程を示す。

【図20】実施例11の工程を示す。

【図21】実施例11の工程を示す。

【図22】背景技術を示す。

【図23】従来技術の問題点を示す。

【図24】従来技術の問題点を示す。

【図25】従来技術の問題点を示す。

【図26】従来技術の問題点を示す。 【符号の説明】

基板

2 エッチングストッパ層

41~43 溝(トレンチ)

埋め込み材料


61~63 凸部パターン


7, 71~72 c 凸部パターン (17)

特開平5-275527

[図1]

実施例1の工程
(a)
5壁め込み材料
23 上層(Poly Si) 2 エッチッグ
21 下間(T-SiO₂) 2 エッチッグ
21 下間(T-SiO₂) 3 レジスト







【図3】

実施例2の工程


(a)







[図2]

実施例1の工程(つづき)








【図5】

実施例で用いたポリッシャー装置




(18)


特開平5-275527

[図4]

実施例2の工程(つづき)


(c) 232221 11 11 11 50 50 50 5c 43 5b 42 5a 41






【図7】


実施例6の工程







【図6】

実施例 5








【図8】

実施例 6 の工程(つづき) (C)

8 71c 71b 71a 61 72c 72b 72a 2




(19)

特開平5-275527

【図9】


実施例7の工程


(a)





【図10】

実施例7の工程(つづき)










[図11]


実施例8の工程(1)

(a)



【図13】

奥施例8の工程(3)




(20)


特開平5-275527


[図12]

実施例8の工程(つづき)



(C)






【図16】


実施例9の工程(つづき)

(e)




【図14】

実施例9の工程(1)




【図15】


実施例9の工程(2)



(c)



(d)



(21)

特開平5-275527

【図17】

実施例10の工程


62 凸部 ターン


(8) 42 狭い 四部 3 43 3 3 3 3 3 3 22 (41 沈い 四部 21 3 22


61 凸飾/ ターン

[図18]


実施例10の工程(つづき)








(e) 3 3 7 3 7 5 3 43 63 42 62 41 61 21 1




【图21】


実施例11の工程 (つづき) (†)




従来技術の問題点



[図23]





(22)


特開平5-275527

[図19]

実施例11の工程


(8)
3 43 3 42 狭い四部 3 約7%の以上の語 21 3
(41 広い四部 21 3
(63 62 61 1


(b) 3 3 3 5 43 63 42 62 41 61 21 1



[図20]


実施例11の工程(つづき)






【図25】

従来技術の問題点(つづき)








(23)

特開平5-275527

【図22】










【図24】

従来技術の問題点









(24)

特開平5-275527

【図26】

問題点を示す図





フロントページの続き

(31)優先権主張番号 特願平4-35676

(32)優先日

平4 (1992) 1 月27日

(33)優先権主張国

日本 (JP)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
\square REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.